DIALOG(R)File 347:JAPIO (c) 1998 JPO & JAPIO. All rts. reserv.

03821535

THIN FILM SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

PLIB. NO.: **04-186635** [JP 4186635 A] PLIBLISHED: July 03, 1992 (19920703)

INVENTOR(s): SATO JUNJI

AFPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or

Corporation), JP (Japan)

AFPL. NO.: 02-311775 [JP 90311775]

FILED: November 17, 1990 (19901117)

INTL CLASS: [5] H01L-021/336; H01L-021/20; H01L-021/324; H01L-

029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R096 (ELECTRONIC MATERIALS -- Glass Conductors); R100

(ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL: Section: E, Section No. 1281, Vol. 16, No. 505, Pg. 7, October 19, 1992 (19921019)

ABSTRACT

PURPOSE: To form Si thin film having a large crystal grain size and being hard to catch an impurity through a crystal grain interface by specifying the range of the total concentration of impurity concentrations of oxygen, carbon and nitrogen contained in the region for unsingle crystal semiconductors in a channel region.

CONSTITUTION: An intrinsic a-Si thin film is laminated on a quartz substrate 100 by plasma CVD method. In this case, the total concentration of impurities contained in the thin film is about 1X10(sup 17) molecules/cm(sup 3)-1X10(sup 19) molecules/cm(sup 3). After the a-Si thin film is patterned in the semiconductor region 101 of TFT, the thin film is made larger in grain size by such means as a solid growth method or annealing. Then, thermal oxidation is conducted so that SiO(sub 2) 102 being a gate insulating film is formed on a poly-Si thin film. Subsequently, a gate electrode 103 is formed. As gate electrode material, polycrystalline silicon is used in general. Then, a layer insulating film 107 is laminated. After that, a heat treatment at about 600-1000 deg.C is conducted for the purpose of activating a dopant in a source region 104 and drain region 105 and making the layer insulating film 107 compact.

19日本国特許庁(JP)

⑩待許出顧公贈

⑫公開特許公報(A)

平4-186635

®Int. Cl. 3

淮别配号

庁内整理番号

母公開 平成4年(1992)7月3日

H 01 L 21/336 21/20 21/324 29/784

9171-4M 7738-4M Z

9056-4M H 01 L 29/78

311 Z 審査請求 未請求 請求項の数 4 (全6頁)

薄膜半導体装置及びその製造方法 製発明の名称

母等 顧 平2-311775

❷出 ■ 平2(1990)11月17日

砂発 明 者

分類 出版 人

淳 史 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

20代 理 人 弁理士 鈴木 喜三郎 外1名

1. 克明の名称

再業半導体装置及びその製造方法

- (1)薄膜半導体装置の主要部が非単結晶半導 体より構成される浮麗半導体装置に於いて、チャ ネル領域の非単結晶半導体に対する領領域に含ま むる政策の不純物遺皮および炭素の不純物遺産お よび重集の不見物温度の総計温度の範囲が1×1 O 17個/cai~1×11 O 17個/caiであることを押 献とする葬譲半年体養量。
- (Ž) 杂品黄半年体界観を形成する工程と、 故 澤 膜 をアニール して多 線 品 半 導 体 澤 酸 化 する 工 程 とを少なくとも含む薄膜半導体装置の製造方法に よって、 雑品粒ほ1m以上の共品粒を含む牛澤 体から成る電界効果トランジスタの単等体値減を 形成したことを神理とする薄膜半導体装置の製造 2 4 1 方法。
- (3) 潜水項 2 記載の再展半年体製量の製造方

弦によって、 前記独計温度の範囲が1×1017個 /cai~l×10い個/caiであるチャネル領域を 形成したことを特位とする理解半導体質量の製造

- (4) 請求項 2 記憶の薄膜半導体装置の製造方 途によって、前記総計道度の範囲が1×10¹⁹個 /cm¹~1×10²⁸個/cm¹であるチャネル領域を 形成し、且つ、ドーパントの活性化アニールを二 段階で行なったことを特徴とする意質半導体装置 の取扱方法
- 3. 売明の詳細な世明
- 「【産業上の利用分野 】

本発明は、 再票半導体装置及びその製造方法に 腐する。 . . .

【. 従来の技幣 】

近年 大型で高層像皮のアクティブマトリクス 茂昌表示パネル。 高速で高解像度の密着型イメー ジャンサ、3次元10年への宴玩に声けて、ガラ ス、 石英などの地価性非路最高値や、多級化理業 (510・元は1~3)などの絶縁性非結晶層上

特別平4-186635 (2)

に、 高性盤な半導体素子を形成する試みがなされている。 特に、 大型の液晶表示パキルに於いては、 低コストの要求を満たすために、 質質な低酸点が ラス 基板上に薄膜トランジスタ(TFT) を形成 し間効果子とすることが必須の要求になりつつある。

作品質シリコン(以下ューSi) 再要をアニールして多雑品シリコン(以下poly-Si) 再 酸化することを、以下固得成長と呼ぶ。

しまっていた。

また、一般に国用収量に於いては、非活性な元 常、神に観赏および炭素および重素が不純物とし て選入すると、poly~Si#裏となるまでに 要するアニール時間の長時間化、得られる篠洋製 の結晶整理の度小化、キャリアの開催による政策 脳の暴動度の低下及び屋状章の増大を招くことが 知られている。Si沸騰をLPCVD法などによ り度層する場合には、500で以上の比較的高速 域に於いては、酸素の不純物温度なよび炭素の不 純物温度および窒素の不純物温度の絶計温度(以 下不紹告維計進度)は下がるものの、 既に復小粒 住のpoly~Si毎里になっていて国相成長は 出来ず、かと言ってューSi浮展を得るために選 度を下げると、無限層温度が大幅に減り不純物地 計波度が増大して面相点長には向かなくなってし まう。 即ち、 過常のLPCVD法などにより根層 したりの1y~Si毎貫は、抵抗率の点では有利 なものの、 LPCVD油などはより大粒圧のpo ly-Si薄膜を得ることを目的とした固有成長

法のための a — S 1 厚質の 根層には向いていない。 【 先明が解決しようとする 顕度 】

そこで、本発明はより短い時間で a - 5 1 浮頭をより結晶粒径の大きい p o 1 y - 5 1 浮頭とし、且つ丁アでのオフ電液特性を改善しようとするものであり、その目的とするところは、より高性能の浮質半導体装置及びその製造方法を提供するところにある。

【 雅雅を解決するための手段 】

- (1) 本売坊の常願半等体徴更は、常展半等体 設置の主要部が非単結長半等体より構成される無 原半等体質型に於いて、チャネル領域の非単端長 半等体に対する領領域に含まれる酸素の不純物通 度および更素の不純物通度および窒素の不純物通 度の統計通度の質器が1×10¹¹個/cm²~1×1 0¹⁴個/cm²であることを将放とする。
- (2)また、本発明の無限半導体装置の製造方法は非晶質半導体等限を形成する工程と、被用限をアニールして多用晶半等体等原化する工程とを グなくとも含む薄膜半導体装置の製造方法によっ

て、 結晶粒径 1 μ m 以上の結晶粒を含む半導体から成る電界効果トランジステの半導体領域を形成したことを特徴とする。

- (3) また、本発明の常原半導体装置の製造方法に対する 2 記載の原原半導体装置の製造方法によって、 割記は計准度の範囲が1×10¹⁷個/cm³~1×10¹⁸個/cm²であるチャネル領域を形成したことを特徴とする。
- (4)また、本売明の再要半導体装置の製造方法によって、初記総計進度の製造が1×10¹⁸個/cs²~1×10¹⁸個/cs²であるチャネル領域を形成し、且つ、ドーバントの活性化アニールを二段階で行なったことを特徴とする再展半導体装置の製造方法。

【実施所 】 。

第1回(a)~(e)は、本見明の実践例における海裏半導体発展の製造工程度の一例である。 この第1回においては、海原半導体素子としてすますを形成する場合を例示している。

特周平4-186635 (3)

まず、 石英基版上100にプラズマでVD法 (PCVD法)により、 真性ョーS1弾度を約8 00~1500人程度する。このとを延済額中に 含まれる不能物度計造度は1×1017億/cm3~1 × 1 Q ¹⁰億/cm²程度である(6 × 1 Q ¹⁰億/cm² 以下で特に望ましい)。 成果方法はPCVD法に 展定されるものではなく、不託物は計温度を展定 したところが食食である。 該ューS'1 再度の復居 工程に於いては、PCVD法以外にLPCVD法。 A 波 ブラズマCVD法。 スパッタ法などを用いて もよいし、また、真世ャの1y-S1(若しくは ア型アの1ッー51、苦しくはれ型アの1ッー5 1)再載中へS1イオンインブランテージェンを 行うなどしてもよい。 本実指頭では、アCVD法 の場合を説明する。PCVD法では、ェー5主譯 裏の成果ガスとしてSiR+丘びR+ガスを思いた。 鉄点~51減悪の成製を件は、 茶板温度180~ 250℃、黄豆用内匠(以下内匠) Q、8Tor とで、周波数13. 55MH2のRF電気を用い た。また、SiH。、Hiの波量比は【SiH。】/

[·Hゥ] = 1 / 8となるように設定した。 仮し、 成 要条件はこれに確定されるものではない。 この 4 - 5 1 帯域をTFTの半導体領域しなしにパタニ ングした後、国相成長注またはアニールなどの手 役により大双匠化する(男し図(m))。 このほ 合、大粒圧化の後にパタニングしてもよい。また、 大垣色化により、京本一S1年底は多項基準別化 (p01g-Si再製化) する。以下に大粒匠化 のアニールの方法を示す。アニールは、第一のア ニールと、第二のアニールとからなり、耳アニー ルとも不活性ガスを用いて行う。本実施例では両 アニールとも不活性ガスとしてNiも用いたが不活 性ガスはこれに延定されるものではない。まず、 アニールに関してはアニール炉の予急は最低限に 抑え低温度入を行う。 大量生産に於いては、 連続 工程となるため度前パッチの余熱が扱っているこ とも考えられるが、 この場合でも一旦炉を冷でし ** て低温神入する方が望ましい。第一のアニールは、 a-31月里が大気中に取り出された場合要素等 を吸着し、以っては薄膜の展質低下をもたらすこ

とを防止することも主たる目的として行う。a‐ 51海膜の皮室後のアニール工程は道院工程制ち 真空棺をプレイクせずに重常ガズを導入じそのま ま然処理する工程であることが望ましく、その場 合領一のアニールは省くこともできる。第一のア ニールは魚処理進度300℃以上が望まして、4 ○○~5○○℃で特に大きな効果が得られた。尚、 12 再展の最密化のみを目的とするならば姓処理法 受300℃未満でも効果がある。第二のアニール は、a‐S:芹菜を大粒症化することを目的とし て行う。第二のアニールは熱処理温度550~8 50℃で飲時間~72時間行ったが、特に40時 間以上で望ましい効果が停られた。 第二のアニー ルによって、水紫の製菓と詰品点長が起こり、 1 ~ 3 山田 (4 0 時間以上で2 ~ 3 山田) の大牧徒 の901g-S1薄菓が形成される。尚、買アニ ールとも、アニール製の量度から放置アニール製 度に達するまでの昇張速度を毎分20deg、よ りも延くして行う(毎分5deg.よりも送くす ると特に望ましい)。その意度とするところは、

前記昇達:速度よりも迷く所定のアニール温度まで 昇進すると、 神に300℃を越えてから顕著な現 象であるが、モーS1斉膜中に欠殺を生じ与くな り、延いては旋涕裏の利服を来す事もあるからで ある。尚、第二のアニールは以下これを聞程立長 アニールと呼ぶ、このとき、海られたPoly-Si消滅の結晶収在の大きでは1 μm~3 μm程 度であり、 中には鉄μ四程度まで成長した結晶粒 もある。また結長部分の比和が鉄斧頭に占める体 機比(以下結晶体験化)は90%を超える。ここ まで結晶粒の成長が退むのは、ューS主発調成器 時の不発物地計漫度が1×101%~1×1019度 /ca³ (6 × 1 0 ¹⁴個/ca³以下で特に見ましい)。 と思いためである。 瓜狸波が1×1,0 17億/cm3を 超える健康のLPC.VD 法などによる成果では其 品粒径は14m程度までしか成長せず、韓晶体限 比も70~80%で延打ちとなっている。 また国 程成長アニールによる大粒色化に要する時間も、 結晶体徴比50%の点で比較して、 後者従来法で は30~40時間と長かったのに対し、前者本見

特間平4-186635 (4)

明では12~18時間と、 飛道的な工程時間の規 難ができる。商、不能物能計造度を小さくするた のには、前記ューSミ弄賞を求賞する真空槽を、 到进其空度4×10-7Torr~1×10-5To でで(2×10°°Torr以下が特に望ましい) 程度まで真空化する。この真空化は、モーSミネ 展中の不見物能計画度を減少させる上で特に言写 な事業の一つである。また、暗晶弦の双美を風害 する質問として最も大きく寄与する元素は酸素で あるが、職業だけの不能物温度を航記不規格は計 建度まで減少させても、炭素の不純物速度及び度 素の不純物環度が合わせて1×10 19個/cm2を基 もていると世来のLPCVD法などによる成茧の 場合と開発度の雑品粒後・雑品体質比にしかなら ない。 即ち、 世常・炭素・産業の不純物遺産はパ ラパラにではなく、触針として制度することが増 ぶである。 低し、 炭素・塩気が不規称として混入 した場合は、世末が不知物として流入した場合に 比べて、後に述べるオフ電流の二段電話性化アニ ールによる回復が君子良い。また、重重ガスの鈍

反答しくは威慑ガス及びドーピングガスの発度を 上げると、更に不純物総計濃度は減少し、更に大 知道のアの17-Siオ盟を得ることが出来る。 疑いて、 急量化を行いりの1g-S1減衰上にゲ ート把練裏である5101102を約300~50 O人形成する(第1選(b))。 ここでは、無駄 化以外にスパック法を用いてもよい。 また、ゲー ト地種裏の対称としては510。に限らず皇化シリ コンその他の絶縁性シリコン化合物でもよい。 次 に第1回(c)に示すようにグート電値103を 形成する。 彼ゲート電話対称としては、 一般的に 多球晶シリコンが用いられている。 味多味品シリ コン層の形成方法としては、美圧CVD法で多格 長シリコン暦を形成し、PC103年を用いた危払 教後により、 n*poly-Siを形成する方法、 プラズマCVD接等で、例えば前記a~Si浮浪 と成果条件を同じようにして、B(ポロン)若し くはP(娘)モドーパントとしてドープした非品 質シリコン層を形成し、 5 5 0 ℃~ 6 5 0 ℃程度 の国相成長アニールを2時間~70時間程度行い、

鉄字品質シリコン度を多輪品化することで、p゚p oly-Si若しくはn'poly-Siを形成す る(以下これを個権政長アニール法と呼ぶ)等の 方法がある。特に国相成長アニール法を用いてゲ ・ 一ト電極を形成した場合には、 諸島政任1~2 μ 四以上の結晶投を含む大粒径の多結晶シリコンが 形成できるため、無拡散後を用いた場合よりも低 雑状の多館品シリコンゲート電極を得ることが出 来ると言う利点がある。更にゲート電視としてァ *poly-Slを思いた場合は、チャネルイオン インプランテーション工程を置くことが出来ると 言う利点があるが、詳細は後述する。 尚、 匿格成 長アニール途を用いる場合には、 ゲート 気狂のパ ナニングの後に関権或長アニールを行なっても良 いじ、面根成長アニールの後にゲート電腦のパタ ニングをしてもよい。誰いてはゲートを在103 モマスクとしてドーパントモイオン注入して、ギ 等体領域よりよにソース領域104及びドレイジ 領域じの5万ぴチャネル領域106を形成する。 前紀ドーパントとしては、P(畑)、 Ag(北京)、

またはB(ボロン)等が用いられている。次に第1回(d)に示すように層間絶縁譲107を積度する。疑いで、前記ソース傾域104内及びドレイン傾域105内のドーパント活性化と、前記度は通顧107の機密化の目的で、600で~1000円程度の終処理(以下活性化アニール)を行なう。 説いて、第1回(e)に示すように層間絶縁度にコンタクトホールを開け、ソース傾域104及びドレイン傾域105の引き出し電値105及び109を形成してTFTは完成する。

ところで、このようにして得られたTFTのオフ電流特性を調べてみると、 a - S 1 薄膜皮膜的に質薄膜に含まれる不純物は計道度が 1 × 1 0 ¹⁹ ~ 1 × 1 0 ²⁰個/ce²程度である従来のTFT(以下従来TFT)のオブ電液(トランジスタサイズ L/W=5 μm/10 μmのpchで1~3×10⁻¹¹A、L/W=6 μm/10 μmのnchで1~4×10⁻¹⁰A程度)と比較して、前記不純物温度が 1 × 1 0 ¹¹⁰A程度)と比較して、前記不純物温度が 1 × 1 0 ¹¹⁰ A程度)と比較して、前記不純物温度が 1 × 1 0 ¹¹⁰ A程度)と比較して、前記不純物温度が 1 × 1 0 ¹¹⁰ A程度)と比較して、前記不純物温度が 1 × 1 0 ¹¹⁰ A程度)では、pchで1/3 ~

İ

特周平4-186635 (6)

1/5、nchで1/8~1/20にまで減少し ていることが分かった。また、従来TFTであっ ても、オフ電波を減少させる方法も開時に分かっ た。その方法とは、活性化アニールを2回に分け て行なうことである(以下二段階活住化アニール)。 1回目の活性化アニールは窒素素器気中で600 ~ 8 0 0 ℃の温度電弧で 2 ~ 2 0 時間、 2 回 目の 活性化アニールは同じく重素非難気中で850~ 1050℃の温度電量で20分~1時間行なった。 その簡素オフ電波は、1回で活性化アニールを行 なった従来できての場合に比べて、pchで1/ 2~1/4. ncht1/3~1/10kgtm 少した。即ち、従来TFTの場合には低不純物道 皮TFTの場合に比べて効果はやや小さいものの、 不夠物維計進度が高くとも二段指活性化アニール を行うことによってオフ電流を伝統できるという 点で大きな効果がある。また、不純物独計温度が 1×10²⁶個/cm²を越える場合でも、 二段階語性 化アニールの効果はあるが、 その効果は度々たる ものになる.

1 / 1 5、 n c h で 1 / 2 5 ~ 1 / 1 0 0 にまで減少した。但し、係不純物値度T F T の場合は、もともと前記不純物維計値度が係いため、二段階 活性化アニールの効果はそれほど顕著には現われていない。

ここで従来了すすのオフ電流発生の機構としては、 次の2つの受団が考えられる。

- ① 不能物の存在により、固格成長が阻害され、 チャネル領域の未結晶部分に多数の電子一正孔対 発生単位ができてしまった。
- ② 不規物の存在が電子 正孔対の発生に直接寄与している。

もしばしば起こる。本発明のp型pの1y-8i 海鷹となったp型e-Si再膜のパタニングによるゲート電振を用いれば、nチャネルTFTばか りでなくpチャネルTFTに於いてもスレッシュ ホールド電圧のずれ込みは起こらないのでチャネ ル処理工程を強くことが出来、且つ特性の良いT FTを得ることが出来る。

[発明の効果]

本売明の再展半導体装置及びその製造方法によれば、 雑品放便が大きく結晶放界界面に不統制を 補限しにくい S 1 常製を成長することが出来る。


そして、本見切の薄膜半導体装置及びその製造 方法によれば、良好な特性を持つ半導体装置を従 来の工程よりも容易に製造できるので、歩雪りの 向上も速度できる。

4. 図面の簡単な説明

第1回(a)~(e)は本売明の実施研に於ける再製予等体装置の製造工程図の一例である。


100……石英基板


計開平4-186635(6)





T T


出版人 セイコーエブソン株式会社 代理人弁理士 鈴木写三郎(他1名)











第1図(e)